(11)Publication number:

59-144098

(43)Date of publication of application: 17.08.1984

(51)Int.CI.

G11C 29/00 G11C 17/00

(21)Application number: 58-018027

(71)Applicant: FUJITSU LTD

(22) Date of filing:

08.02.1983

(72)Inventor: YOSHIDA MASANOBU


ITANO KIYOYOSHI

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To read out accurately on electronic signature at all times when block is replaced by providing a subblock which corresponds to a memory cell block and a redundant memory cell block respectively.

CONSTITUTION: Plural read-only memory cells storing the prescribed data are provided at the specific regions of memory cell blocks 11W18. These blocks 11W 18 and a redundant memory cell block 19 are divided into subblocks. The data corresponding to the output bits of the blocks 11W18 are repetitively stored at every subblock to the read-only memory cells of the blocks 11W18. In the block 19 the subblocks are set opposite to the blocks 11W18, and the data corresponding to the output bits of the blocks 11W18 are stored to the read-only memory cells of corresponding subblocks within the block 19. When the blocks 11W18 are replaced with the block 19, the corresponding subblocks within the block 19 are selected when the prescribed data is read out.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

[®]公開特許公報(A)

昭59-144098

(f) Int. Cl.³ G 11 C 29/00 17/00

識別記号

庁内整理番号 7922-5B 6549-5B ❸公開 昭和59年(1984)8月17日

発明の数 1 審査請求 未請求

(全10頁)

匈半導体記憶装置

②特 願 昭58-18027

②出 願 昭58(1983)2月8日

⑩発 明 者 吉田正信

川崎市中原区上小田中1015番地

富士通株式会社内

⑩発 明 者 板野清義

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

四代 理 人 弁理士 青木朗

外3名

明 糊 書

1. 発明の名称

半導体記憶裝置

2. 特許請求の範囲

複数ビット出力構成で、各出力ビットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックを置換え可能な冗長メモリセルブロックの特定の領域に所定のデータを記憶した複数の説出し専用メモリセルを有する単導体記憶装置であって、

酸各メモリセルブロック及び数冗長メモリセルブロック及び数冗長メモリセルブロックに分割し、各該は、各はは、各はメモリセルブロックの配出し専用メモリセルにする。 データを各サブブロック在に繰过ブロックを改 メモリセルブロックでは各サブブロックを終 メモリセルブロックでは各サブブロックを終 メモリセルブロックに対応させて、それぞれの該 メモリセルブロックの出力ビットに対応する メモリセルブロックの出力に対応するサブ タを数冗長メモリセルに配置し、数メ ブロックの記出し専用メモリセルに配置し、数メ モリセルブロックを該冗長メモリセルブロックに 世換えた場合には、該所定のデータの統出し時に、 世換えられたメモリセルブロックに対応する該冗 長メモリセルブロック内のサブブロックを選択す るようにしたことを特徴とする半導体記憶装置。

3. 発明の詳細な敵明

(1) 発明の技術分野

本発明は、プログラム可能配出し専用半導体記 は裂量(PROM)に関し、特に、PROMの真性に 関する ROM データであるエレクトロニック・シ グネーチャ(Electronic Signature)の配出し回路 に関する。

(2) 技術の背景

最近、消去可能、プログラム可能観出し専用半 専体記憶要置(EPROM)に対して、メーカのコ ード、智喜込みアルゴリズムのコード等を一種の ROMデータとして製造中に予め普直込んでおき、 テップの特定の端子に特定の個母を印加すること にこのデータを読み出せるようにした、エレクト ロニック・ングネーチャというものを用いること electron device engineering council) により投深されている。 JEDECにより投棄された、エレクトロニック・シグネーチャのデータ構成内容およびメーカコードが第1図(A)および(B)に示される。

ところで、EPROMにおいては、製品チップの 歩留りを向上させるために、冗長構成を用いて不 良が生じた回路を冗長回路に置き換えることが行 われている。とのような冗長構成を有するEPROM においては、冗長回路を使用する場合に置き換え られた回路部分に対応するエレクトロニック・シ クネーチャのデータの内容が正しく脱み出される 必要がある。

(3) 発明の目的

本発明の目的は、冗長構成を有する半導体記憶 装置において、冗長回路がどの回路部分に置き換 えられた場合にもエレクトロニック・シグネーチャが正しく読み出されるようにすることである。

(4) 発明の構成

(3)

長メモリセルブロック内のサブブロックを選択するようにしたことを特敵とする半導体配揮袋置が 後供される。

(5) 発明の実施例

本発明による半導体配は疫性を図面を用いて以 下に説明する。第2図は、8ピット出力のEPROM に冗長メモリセルブロックが設けられた場合の概 略的構成図である。第2図のEPROM においては、 メモリセルブロック11ないし19のうち、8ピ ット出力に対応するメモリセルブロック11ない し18は、切換え回路21ないし28を介して出 カパッファ31ないし38に接続される。冗長メ モリセルブロック19は、切換え回路29を介し て各切換え回路21ないし28に接続され、任意 の出力ピットQ1ないしQ8に対応するメモリセ ルプロックと置き換えられ得る。各切換え回路 21ないし29は、制御信号発生回路41ないし 4 9 からの制御信号により切換えが制御される。 各制御信号発生国略41ないし49においては、 内部に設けられたヒューズの断続状態に応じた制

出力ピットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックを憧換え可能な冗長メモリセルブロックとを備え、該各メモリセルブロックの特定の領域に所定のデータを記憶した複数の説出し専用メモリセルを有する半導体記憶要置であって、

(4)

御信号が出力される。メモリセルブロック11ないし18の1つを冗長メモリセルブロック19に世を換える場合には、そのメモリセルブロックに対応するヒューズ切断信号FC1ないしFC8および冗長メモリセルブロックに対応するヒューズ切断信号FC9により、対応する側側信号発生回路内のヒューズが切断される。

開る図には、第2図のEPROMにおけるメモリセルブロックの構成がより詳細に示される。各な数のピットが関しておいては、直交して設めのピット線WLと各ケード線WLと各ケード線WLと各ケード線とでは、メモリセルがでは、アウトでは、アウトでは、アウトでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトのでは、アウトの音込まれている。また、メモリセルが接級では、アウトのでは、アウトの音込まれている。また、メモリセルが接級では、アウトの音込まれている。アウトの音込まれている。アウトの音込まれている。アウトの音込まれている。アウトの音込まれる。アウトの音込まれる。アウトの音込まれる。アウトに変いないは、アウトの音込まれる。のでは、第2回のでは、第2回のでは、第3回のでは、1回のでは、

説出し信号検出国路5に接続される。各ワード線 WLは、ワードデコーダ回路6に接続される。

各メモリセルブロック、例えば、11 化おいて は、サブプロック11-0,11-1,…,11 - 7年のピット線 B L は、第1のコラムデコーダ 回路7からの選択信号B0,B1…B15により 選択され、各サブプロック11-0,11-1, … , 11-7からの出力は、第2のコラムデコー **ダ回路8からの選択信号C0,C1,…,C7**K より選択される。第1のコラムデコーダ回路7は、 下位のアドレス信号&0, 41, 82, 83をデ コードして選択信号B0,B1,…,B15の1 つを"H"にする。また、第2のコラムデコーダ 風路8は、上位のアドレス信号 4 4 , a 5 , a 6 をデコードして、選択信号C0,C1,…,C7 の1つを"H"にする。従って、アドレス信号 a 0, a1, …, a6の特定のパターンに対応して 各メモリセルブロック内の特定の1本のピット線 BL が選択される。

(7)

第 5 図には、各メモリセルブロック 1 1 ないし 1 9 におけるそれぞれのサブブロック内の E S 用 観出し専用メモリセルに普込まれるデータバター ンが示される。メモリセルブロック 1 1 にかいて は、すべてのサブブロックにデータ D 1 が脅込ま れる。同様にしてメモリセルブロック 1 2 のすべ

EPROMにおいては、E8用の読出し専用メモリ セルには製造時に予めビット級BLへの接続・非 接続によりデータが書込まれている。このES用 の観出し専用メモリセルに書込まれたデータは、 毎定のアドレス信号A9に12Vを印加すること により就出される。とれらのES用の読出し専用 メモリセルには、第1図(A)に示されるエレクト ロニック・シグネーチャが甞込まれる。エレクト ロニック・シグネーチャは、第1図(A)に示され るように8ビット×16ワードのデータであり、 従って、各出力ピットQ1,Q2,…,Q8に対 **応するメモリセルブロック 11 , 12 , … , 18** には、それぞれのピットに対応するデータ列D1, D2,…,D8が記錄される。例えばメモリセル プロック11には第1図(A)において斜線で示さ れるデータ列Dlが記録される。

第2図および第3図に示されるEPROMにおけるエレクトロニック・シグネーチャの記録方法を、第4図、第5図を用いて説明する。1つのメモリ

(8)

てのサブブロックにはデータD2が書込まれる。 以下向様にして、メモリセルブロック111から 18までについては、各メモリセル内のすべでの サブブロックにそのメモリセルブロックに対応する スプロック11をいし18にかいては、どのサブ ブロック11をいし18にかいては、どのサブ ブロックが選択された場合にも向一のデータが脱 出される。ところが、冗長メモリセルブロック 19にかいては、C0に対応するサブブロックに はデータD1が書込まれ、C1に対応するサブ ロックにはデータD2が書込まれ、以下向様に ロックにはデータD2が書込まれ、以下の様に てて7に対応するサブブロックにはデータD8が 書込まれる。

従って、第3図のEPROMにおいては、冗長メモリセルブロック19を使用しない場合には、任意のサブブロックを選択することにより、エレクトロニック・シグネーチャを正しく観出すことができる。また、冗長メモリセルブロック19を特定のピットに対応するメモリセルブロックと置き換えて使用する場合には、それピットに対応する

することにより、エレクトロニック・シグネーテ +が正しく脱出される。第6図(A)には、冗長メ モリセルブロック19を使用した場合に、置き換 えられたヒット位置に対応したサブプロックを選 択するためのアドレス信号を発生する回路が示さ れる。 男 6 図 (A) において、 A 4 , A 5 , A 6 は 外部から入力されるアドレス信号であり、 VRR はES説出し信号である。また、BR1,BR2, …, BR8 は各メモリセルブロックの切換え制御 信号であり、BR9 は冗長メモリセルプロック便 用信号である。第6図(A)の回路においては、例 えばメモリセルプロック18が冗長メモリセルブ ロック19に催き換えられる場合、BRB=H, BR9=Hであり、BR1=L,BR2=L… BR7=Lであり、従ってa4=H, a5=H, a 6 = Hとなり、選択信号C 7 に対応するサブブ ロックが選択される。また、冗長メモリセルプロ ックが使用されない場合には、84=L,85= L. a 6 = Lとなる。

(11)

第2図は、本発明が適用されるEPROMの概略 的な構成図、

第3図は、第2図のEPROMの部分的評価図、 第4図は、第3図の回路における第2コラムデ コーダ回路の選択動作を説明する図、

第 5 図は、第 3 図の EPROM においてエレクト ロニック・シグネーチャの記録される様子を示す 図、

第6図(A)は、第3図のEPROMにおいて冗長 メモリセルの置き換え位置に応じたアドレス信号 を発生する回路、第6図(B)はES読出し信号発 生回路、第6図(C)は切換え制御信号発生回路を、 それぞれ示す図である。

(符号の説明)

11,12…18;メモリセルブロック、19; 冗長メモリセルブロック、21,22…28; 切換え回路、31,32…38;出力パッファ、41,42,…,49;切換え制御信号発生回路、5;ES 読出し信号検出回路、6;ワードデコーダ回路、7;第1コラムデコーダ回路、8;第2

示され、第6図(C)には、切換え制御信号BK1,BR2,…,BR8 および冗長メモリセルブロック 使用信号BR9 の発生回路41,42,…,49 が示される。第6図(B)の回路においては、外部 アドレス端子A9に12 Vが印加された場合に ES 読出し信号 VRR が"H"となるように設計 される。

(6) 発明の効果

本発明によれば、冗長帯成を有する半導体記憶 装置において、冗長メモリセルブロックが任意の 出力ピットに対応するメモリセルブロックに置き 換えられた場合にもエレクトロニック・シグネー チャを正しく統出すことができるようにしたエレ クトロニック・シグネーチャ統出し回路が提供さ れ待る。

4. 図面の簡単な説明

(12)

コラムデコーダ回路。

特許出與人 .

弁理士

富士 迪 探 式 会 社 特許出額代理人


 弁理士
 育
 木
 期

 弁理士
 西
 留
 和
 之

 弁理士
 内
 田
 幸
 男

山口昭之


第 1 図 (A)




第 1 図 (B)

1 AMD	00000001
2 AMI	00000010
3 FAIRCHILD	10000011
4 FUJITSU	00000100
5 GTE	10000101
6 HARRIS	10000110
7 HITACHI	00000111
8 INNOS	00001000
9 INTEL	10001001
10 ITT	10001010
11 INTERSIL	00001011
12 MONOLITHIC MEMORIES	10001100
13 MOSTEK	00001101
14 MOTOROLA	00001110
15 NATIONAL	10001111
16 NEC	00010000
17 RCA	10010001
18 RAYTHEON	10010010
19 ROCKWELL	00010011
20 SEEQ	10010100
21 SIGNETICS	00010101
22 SYNERTEK	00010110
23 TEXAS INSTRUMENTS	10010111
24 TOSHIBA	10011000
25 XICOR	00011001
26 ZİLOG	00011010

ょ奇パリティ










第 4 図


	アトレス	СО	C1	C2	С3	C4	C5	C6	С7
ĺ	a 4	0	1	0	1	0	1	0	1
	a 5	0	0	1	1	0	0	1	1
	α6	0	0	0	0	1	1	1	1







第 6 図 (C)



手続補正書(自營)

昭和 58 年 3 月 ≥ 3 日

特許庁長官 若 杉 和 夫 殿

1. 事件の表示

昭和 58年 特許顧 第 18027号

2. 発明の名称

半導体記憶装置

3. 補正をする者

事件との関係 特許出願人

名称 (522) 富士通株式会社

4.代理人

住 所 東京都港区虎ノ門一丁目8番10号 静光虎ノ門ビル 〒105 電話(504)0721

5. 補正の対象

- (1) 明細書の「特許請求の範囲」の機
- (2) 明細書の「発明の詳細な説明」の欄

6. 補正の内容

- (1) 明細書の「特許請求の範囲」の欄を別紙のとかり補正する。
- (2) 明細書の「発明の詳細な説明」の欄を次のとかり補正する。

第4頁第1行~第5頁第3行目

「本発明においては、………提供される。」を 削除し、下記の文章に置き換える。

「上記の目的は、複数ビット出力構成で、各出力ビットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックを置換え可能な冗長メモリセルブロックとを備え、該各メモリセルブロックの特定の領域に所定のデータを記憶した複数の読出し専用メモリセルが設けられ、且つ該各メモリセルブロック及び該冗長メモリセルでは、各該メモリセルブロックの読出し専用メモリセルには、



データが各サブブロック毎に繰返し記憶され、酸 冗長メモリセルブロックでは各サブブロックを各 酸メモリセルブロックに対応させて、それぞれの 酸メモリセルブロックの出力ビットに対応するサ ータが酸冗長メモリセルブロック内の対応するサ ブロックの読出し専用メモリセルに配像もされ、 数メモリセルブロックを酸冗長メモリセル ブロックに置換えた場合には、 置換えられたメモリセル ブロックに対応する酸 冗長メモリセル ブロックに対応する酸 冗長メモリセル グロックに対応するでである。」

7. 添付書類の目録

補正特許請求の範囲

1 通

(3)

ク<u>が該所定のデータの読出し時に選択されるよ</u>り にしたことを特徴とする半導体配億装置。

複数ピット出力構成で、各出力ピットに対応す る複数のメモリセルブロックと、不良のあるメモ リセルブロックを置換え可能な冗長メモリセルブ ロックとを備え、駭各メモリセルブロックの特定 の領域に所定のデータを記憶した複数の読出し専 用メモリセルが設けられ、且つ該各メモリセルブ ロック及び膝冗長メモリセルブロックは複数のサ ププロックに分割もされ、各該メモリセルブロッ クの読出し専用メモリセルには、各館メモリセル プロックの出力ピットに対応するデータが各サブ プロック低に繰返し配憶され、跛冗長メモリセル プロックでは各サブブロックを各腔メモリセルブ ロックに対応させて、それぞれの該メモリセルブ ロックの出力ビットに対応するデータが移冗長メ モリセルブロック内の対応するサブプロックの読 出し専用メモリセルに記憶もされ、舷メモリセル プロックを該冗長メモリセルプロックに置換えた 場合には、置換えられたメモリセルブロックに対、 応する骸冗長メモリセルプロック内のサブブロッ

(1)

特許法第17条の2の規定による補正の掲載

昭和 58 年特許願第 18027 号 (特別昭 59-144098 号 昭和 59 年 8 月 17 日発行 公開特許公報 59-1441 号掲載)については特許法第17条の2の規定による補正があったので下記のとおり掲載する 6 (4)

手続補正醫

昭和59年 4 月 24日

特許庁長官 若 杉 和 夫 殿

1. 事件の表示

昭和 58年 特許順 第018027号

- 発明の名称
 半導体記憶装置
- 3. 補正をする者 事件との関係 特許出願人

名 称 (522) 富士通株式会社

4. 代 理 人

住 所 東京都港区虎ノ門一丁目8番10号 静光虎ノ門ビル 〒105 電話(504)0721

氏 名 弁理士 (6579) 青 木

明之中的

(外 3 名)

5. 補正の対象

- (1) 明細費の「特許請求の範囲」の機
- (2) 明細掛の「発明の評細な説明」の網

ム 補正の内容

- (1) 別紙のとおり

2. 特許訥水の範囲